英偉達(dá)終于揭曉：H100 竟有近 13000 條電路，是 AI 設(shè)計(jì)的？！

在最新論文中，他們介紹了如何用深度強(qiáng)化學(xué)習(xí) agent 設(shè)計(jì)電路的方法。據(jù)研究人員稱，這種方法還屬業(yè)內(nèi)首次。

值得一提的是，這篇文章包含參考文獻(xiàn)在內(nèi)，僅有短短 6 頁。不少網(wǎng)友表示，太酷了！

靠玩游戲來學(xué)習(xí)構(gòu)建電路架

隨著摩爾定律變慢，開發(fā)其他技術(shù)來提高芯片性能變得愈發(fā)重要。設(shè)計(jì)更小、更快、功耗更低的算術(shù)電路，就是其中的方式之一。基于這樣的背景，研究人員提出了 PrefixRL—— 用深度強(qiáng)化學(xué)習(xí)優(yōu)化并行前綴電路。

據(jù)研究人員介紹，他們不僅證明了 AI 可以從頭開始設(shè)計(jì)電路，而且比 EDA 工具設(shè)計(jì)得更小、更快。

最新英偉達(dá) Hopper 架構(gòu)就擁有 13000 個(gè) AI 設(shè)計(jì)電路的實(shí)例。來具體看看這項(xiàng)研究。

本文主要研究了一種流行的并行前綴電路，著重討論了電路的兩大特性：電路面積和延遲。已有的優(yōu)化基本思路，是使用電路發(fā)生器將前綴圖形轉(zhuǎn)換為帶有導(dǎo)線和邏輯門的電路，再用物理綜合工具進(jìn)一步優(yōu)化。他們將算術(shù)電路設(shè)計(jì)看作是一個(gè)強(qiáng)化學(xué)習(xí)任務(wù)，訓(xùn)練一個(gè) agent 來優(yōu)化兩大特性。對(duì)于前綴電路，還設(shè)計(jì)了一個(gè)環(huán)境。

在這個(gè)環(huán)境中 agent 玩構(gòu)建電路架構(gòu)（前綴圖形）的游戲，可以從中添加 or 刪除節(jié)點(diǎn)，會(huì)因?yàn)殡娐访娣e最小化和低延遲而獲得獎(jiǎng)勵(lì)。

研究人員使用 Q-Learning 算法來訓(xùn)練 agent。首先將前綴圖表示成網(wǎng)格，網(wǎng)格中的每個(gè)元素都映射到電路中的節(jié)點(diǎn)。輸入和輸出均為網(wǎng)格，只不過輸入網(wǎng)格中的每個(gè)元素表示節(jié)點(diǎn)是否存在，輸出每個(gè)元素則表示用于添加或刪除節(jié)點(diǎn)的 Q 值。

在實(shí)際訓(xùn)練中，PrefixRL 是一項(xiàng)計(jì)算要求很高的任務(wù)：物理模擬每個(gè) GPU 需要 256 個(gè) CPU，訓(xùn)練 64b 用例花費(fèi)超 32000 個(gè) GPU 小時(shí)。為此，研究人員還開發(fā)了個(gè)分布式強(qiáng)化學(xué)習(xí)訓(xùn)練平臺(tái) Raptor。

結(jié)果顯示，在相同延遲、效能下 PrefixRL 加法器面積比 EDA 工具加法器面積減少了 25%。

研究團(tuán)隊(duì)

本次研究來自英偉達(dá)應(yīng)用深度學(xué)習(xí)研究小組。他們希望這個(gè)方法有希望讓 AI 應(yīng)用到實(shí)際電路設(shè)計(jì)問題當(dāng)中去。

近年來，AI 設(shè)計(jì)芯片這件事兒很多科技公司都已經(jīng)在展開。最典型如谷歌，去年 6 月在 Nature 上發(fā)表了一篇文章：A graph placement methodology for fast chip design。文中表示，AI 能在 6 個(gè)小時(shí)內(nèi)生成芯片設(shè)計(jì)圖，而且比人類設(shè)計(jì)得更好。

還有像三星、新思、cadence 等企業(yè)也都有相應(yīng)的解決方案。

前陣子在英偉達(dá) GTC 大會(huì)上，首席科學(xué)家、計(jì)算機(jī)架構(gòu)大師 Bill Dally 就分享了 AI 在芯片設(shè)計(jì)上的幾種應(yīng)用。包括預(yù)測(cè)電壓降、預(yù)測(cè)寄生參數(shù)、布局布線、自動(dòng)化標(biāo)準(zhǔn)單元遷移。

不過，即便進(jìn)展頻頻，也有不少質(zhì)疑的聲音出現(xiàn)，比如，設(shè)計(jì)能力跟人類比還差點(diǎn)。對(duì)于 AI 設(shè)計(jì)芯片這事兒，你怎么看？

參考鏈接：

[1]https://developer.nvidia.com/blog/designing-arithmetic-circuits-with-deep-reinforcement-learning/

[2]https://arxiv.org/pdf/2205.07000.pdf

[3]https://twitter.com/rjrshr/status/1545446397759016962

[4]https://www.hpcwire.com/2022/04/18/nvidia-rd-chief-on-how-ai-is-improving-chip-design/

廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。