IT之家 7 月 4 日消息，消息源 Moore's Law Is Dead（MLID）在最新一期視頻中，曝料稱 AMD 將變革 Zen 6 架構(gòu)，通過多層 3D 堆疊緩存，相比較 Zen 5 架構(gòu)，FP IPC (浮點(diǎn)運(yùn)算每時(shí)鐘指令數(shù)) 增幅可達(dá)到 6~8%。

在 Zen 5 架構(gòu)上，每個(gè) 3D V-Cache 層最高可以緩存 64MB，而在 Zen 6 架構(gòu)上，增加到 96MB。

IT之家援引博文介紹，此外 AMD 還計(jì)劃重新設(shè)計(jì)芯粒（chiplets），每個(gè)核心復(fù)合芯片（CCD）可以容納 12 核，意味著消費(fèi)級(jí)桌面和筆記本電腦最多能擁有 24 個(gè)核心。

在單 CCD Ryzen 處理器上，由于 CCD 包含 48MB（每個(gè)核心 4MB）和一層 3D V-Cache（96MB）計(jì)算，其 L3 緩存可以達(dá)到 144MB（48+96）。

如果按照堆疊雙 3D V-Cache 計(jì)算，那么 L3 緩存最高可以達(dá)到 240MB（96 + 96 + 48）。此外，Zen 6 架構(gòu)還預(yù)計(jì)將帶來更高的核心頻率和更多的核心數(shù)量，結(jié)合先進(jìn)的臺(tái)積電制程工藝，這將使其在性能上更具競(jìng)爭(zhēng)力。

廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。