IT之家 2 月 21 日消息，比利時微電子研究中心（imec）在本周于舊金山舉行的 IEEE 國際固態(tài)電路會議（ISSCC 2026）上，發(fā)布了一款具有里程碑意義的 7-bit、175GS/s 模擬數(shù)字轉(zhuǎn)換器（ADC）。

這款 ADC 芯片采用 5nm FinFET 工藝，核心面積僅 250×250 μm2，每樣本轉(zhuǎn)換能耗低至 2.2 皮焦，而且采樣速度位居業(yè)界最快之列。

它在實現(xiàn)頂尖采樣速度的同時，還創(chuàng)下了 250x250 μm2 的極小占用面積和超低轉(zhuǎn)換能耗紀(jì)錄，為滿足 AI 及云計算驅(qū)動下的數(shù)據(jù)中心日益增長的吞吐量與處理需求提供了全新解決方案。

隨著 AI 和云應(yīng)用的爆發(fā)，數(shù)據(jù)中心的光通信網(wǎng)絡(luò)需要持續(xù)升級以應(yīng)對更高的吞吐量和處理壓力。然而，當(dāng)采樣速率突破 100GS/s 后，作為光收發(fā)器核心組件的 ADC，其尺寸往往會急劇增大，導(dǎo)致互連線路延長，并引入寄生效應(yīng)和能量損耗。

imec 投資組合總監(jiān) Peter Ossieur 表示：“在每一個平方微米和毫瓦都至關(guān)重要的數(shù)字密集型有線互聯(lián)應(yīng)用中，這一組合使其成為一個極具吸引力的解決方案?！?/p>

實現(xiàn)這一突破的核心在于兩項專利技術(shù)。首先，imec 采用了一種新穎的線性化方法通過對斜坡信號進行整形，有效校正了失真。其次，開關(guān)輸入緩沖器技術(shù)高效驅(qū)動了 ADC 的 2048 通道時間交織陣列，最大限度地降低了電氣負(fù)載，從而在實現(xiàn)超高速采樣的同時保證了信號完整性。

IT之家注意到，imec 還將基于此次公布的成果繼續(xù)開發(fā)下一代 3nm 工藝設(shè)計，并探索 1.4nm 級別的設(shè)計方案，旨在研究如何利用這些先進制程節(jié)點打造高性能有線數(shù)據(jù)轉(zhuǎn)換器。

Peter Ossieur 補充道：“imec 在開發(fā)用于通信應(yīng)用的高速集成電路方面擁有悠久歷史。我們的核心研究方向之一是開發(fā)能夠跟上有線系統(tǒng)快速數(shù)據(jù)速率的光收發(fā)器及其構(gòu)建模塊。在此背景下，我們的 ADC 代表了邁向新一代緊湊、低功耗轉(zhuǎn)換器的關(guān)鍵一步，旨在超越基于逐次逼近寄存器架構(gòu)的 ADC 在超高速下的性能極限?！?/p>

廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。