IT之家 1 月 31 日消息，英特爾代工服務(wù)（Intel Foundry）本周發(fā)布技術(shù)文檔，展示“AI 芯片測試載具”，用于驗(yàn)證其在先進(jìn)封裝領(lǐng)域的制造能力。

IT之家援引博文介紹，測試載具（Test Vehicle）并非是指最終上市銷售的商品，而是為了驗(yàn)證制造工藝、設(shè)計思路是否可行而制造出來的“工程樣機(jī)”，就像汽車廠商發(fā)布的概念車或測試車。

根據(jù)技術(shù)文檔，該測試載具的系統(tǒng)級封裝（SiP）擁有 8 倍光罩尺寸，內(nèi)部集成了 4 個大型邏輯計算單元（Logic Tiles）、12 個 HBM4 級別的內(nèi)存堆棧以及 2 個 I/O 單元。

值得注意的是，與上月展示的“16 邏輯單元 +24 內(nèi)存堆?！钡母拍钅Ｐ筒煌敬握故镜姆桨复砹擞⑻貭柲壳耙褜?shí)際具備的量產(chǎn)制造能力。

在核心工藝上，該測試平臺的核心邏輯單元采用了英特爾最先進(jìn)的 18A 工藝，集成了 RibbonFET 全環(huán)繞柵極晶體管和 PowerVia 背面供電技術(shù)。

在芯片互連方面，英特爾采用了 EMIB-T 2.5D 嵌入式橋接技術(shù)。通過在橋接器內(nèi)部添加硅通孔（TSV），電力和信號不僅可以橫向傳輸，還能實(shí)現(xiàn)垂直傳輸，從而最大化互連密度，設(shè)計支持高達(dá) 32 GT/s 的 UCIe 接口標(biāo)準(zhǔn)。

芯片堆疊方面，英特爾將利用 Foveros 3D 封裝技術(shù)（包括 Foveros 2.5D、Foveros-R 和 Foveros Direct 3D）實(shí)現(xiàn)垂直堆疊芯粒（Chiplets），底層的 18A-PT 基礎(chǔ)芯片（Base Dies）位于計算芯片下方，可充當(dāng)大容量緩存或處理額外任務(wù)。

供電方面，英特爾將支持支持“Semi”集成電壓調(diào)節(jié)器（IVR），并利用嵌入式同軸磁性電感器（CoaxMIL）和多層電容網(wǎng)絡(luò)（如 Omni MIM），集成全套供電創(chuàng)新技術(shù)。

與臺積電 CoWoS-L 將電壓調(diào)節(jié)器置于中介層不同，英特爾將其置于每個堆棧及封裝下方。這種設(shè)計旨在應(yīng)對生成式 AI 負(fù)載產(chǎn)生的瞬時電流波動，確保在不損失電壓余量的情況下提供清潔、穩(wěn)定的電力。

廣告聲明：文內(nèi)含有的對外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。