IT之家 7 月 13 日消息，據(jù)央視新聞報(bào)道，7 月 13 日，我國(guó)首顆采用軟件定義與三維近存計(jì)算技術(shù)的 AI 芯片在上海正式亮相。這顆芯片在 14 納米制程工藝上，實(shí)現(xiàn)了每秒 520 萬億次浮點(diǎn)運(yùn)算的算力，其最大特點(diǎn)是通過底層架構(gòu)創(chuàng)新，走出了一條不依賴先進(jìn)制程的高端算力發(fā)展路徑。

IT之家從報(bào)道中獲悉，該芯片采用了軟件定義與三維近存計(jì)算相結(jié)合的技術(shù)路線。一方面，通過軟件定義芯片技術(shù)，硬件資源可以根據(jù)不同任務(wù)動(dòng)態(tài)調(diào)配，大幅提升算力利用率；另一方面，通過三維垂直堆疊技術(shù)，將計(jì)算單元與存儲(chǔ)單元緊密集成在一起，訪存帶寬達(dá)到每秒 6.4TB，從架構(gòu)上緩解了長(zhǎng)期困擾芯片設(shè)計(jì)的“存儲(chǔ)墻”瓶頸。

報(bào)道稱，由于不再單純依賴制程微縮來提升性能，這條技術(shù)路線的供應(yīng)鏈更加穩(wěn)定可控。同步發(fā)布的還有與該芯片配套的全棧軟件工具鏈，兼容主流深度學(xué)習(xí)框架，并形成了從單張加速卡、AI 服務(wù)器，到液冷超節(jié)點(diǎn)、大規(guī)模智算集群的完整產(chǎn)品體系，能夠?yàn)榇竽Ｐ陀?xùn)練與推理提供規(guī)模化、可落地的算力支撐。

業(yè)內(nèi)認(rèn)為，這標(biāo)志著我國(guó)在高端算力芯片領(lǐng)域，探索出了一條以架構(gòu)創(chuàng)新代替制程追隨的自主發(fā)展新路，對(duì)夯實(shí)人工智能算力底座具有重要意義。

延伸閱讀

軟件定義芯片（Software Defined Chip, SDC）是一種新型的芯片設(shè)計(jì)范式，其核心思想是通過軟件編程來動(dòng)態(tài)定義和配置芯片的硬件功能，從而讓同一塊芯片能夠靈活適應(yīng)不同的計(jì)算任務(wù)。這種技術(shù)可以顯著提升芯片的通用性和能效比。

三維近存計(jì)算（3D Near-Memory Computing）是一種將計(jì)算單元與存儲(chǔ)器（如 DRAM）在垂直方向上進(jìn)行三維堆疊集成的技術(shù)。這種設(shè)計(jì)可以極大縮短數(shù)據(jù)在計(jì)算與存儲(chǔ)單元之間的傳輸距離，從而有效突破傳統(tǒng)馮 · 諾依曼架構(gòu)中因“存儲(chǔ)墻”問題導(dǎo)致的數(shù)據(jù)傳輸瓶頸，提升整體能效和計(jì)算性能。

在 AI 芯片領(lǐng)域，除了追求算力峰值，訪存帶寬同樣是衡量性能的關(guān)鍵指標(biāo)。例如，英偉達(dá)的 H100 芯片采用了 HBM2e 或 HBM3 高帶寬內(nèi)存，其內(nèi)存帶寬可達(dá)約 2TB/s。

“存儲(chǔ)墻”（Memory Wall）問題是指處理器計(jì)算速度的增長(zhǎng)遠(yuǎn)快于內(nèi)存訪問速度的增長(zhǎng)，導(dǎo)致計(jì)算單元經(jīng)常需要等待數(shù)據(jù)從內(nèi)存中讀取或?qū)懭?，從而限制了整體系統(tǒng)性能。這是當(dāng)前高性能計(jì)算和人工智能領(lǐng)域面臨的核心挑戰(zhàn)之一。

全棧軟件工具鏈對(duì)于 AI 芯片的生態(tài)構(gòu)建至關(guān)重要，它通常包括編譯器、驅(qū)動(dòng)程序、運(yùn)行時(shí)庫、性能分析工具以及對(duì)接主流深度學(xué)習(xí)框架（如 TensorFlow、PyTorch）的接口。完善的工具鏈可以降低開發(fā)者的使用門檻，是芯片能否成功商業(yè)化的關(guān)鍵因素。

廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。